Аппаратная реализация алгоритма сжатия данных в реальном времени для системы видеоконференций. В качестве технологии сжатия использовать алгоритм h.264.
Среда разработки - vivado.
Язык разработки - vhdl.
Разработать специализированное аппаратное решение (FPGA: Xilinx Vivado) на vhdl, выполняющее сжатие видеопотока по алгоритму H.264 в реальном времени для использования в системах видеоконференцсвязи.
Основные требования
Функциональные требования:
Поддержка алгоритма сжатия видео H.264 (MPEG-4 AVC).
Реализация сжатия видео в разрешениях 1080p.
Обработка видео в реальном времени с минимальной задержкой (не более 30 мс).
Поддержка частоты кадров 30 FPS.
Аппаратные требования:
Реализация в виде специализированного аппаратного ускорителя (FPGA) на vhdl.
Интерфейсы подключения:
Входной: HDMI .
Выходной: Ethernet (Gigabit и выше).
Параметры производительности:
Минимальная пропускная способность: до 1 потока 1080p30.
Требования к надежности и отказоустойчивости:
Автоматическое восстановление после сбоя или ошибок передачи данных.
Минимальная документация:
Блок-схемы алгоритмов.
Структурная и функциональная схема.
